教學大綱 學習軟體 FPGA Express MAX+plus II verilogger（模擬）
相關網路
課程內容 叁考資料 作業
|
1.Binary system ch01 |
上課講義01 PLD/FPGA介紹 英文 | 1-8、11、14、15、18、21、24、32 |
| 2.Boolean algebra and Logic gates(1) ch02 | 上課講義02 Max+plus 安裝 XP驅動程式 | 2-2、3、4、10、11、12、15、19、20 |
| 3.Boolean algebra and Logic gates(2) | 上課講義03 圖形編輯的電路輸入法 | |
| 4.Gate level Minimization (1) ch03 | 上課講義04 Max+plus 電路模擬 |
3-.2、3、5、6、11、12、16、17、21、24、36 將布林函數F（A、B、C、D）＝Σ（0,2,5,6,7,8,10)化簡成邏輯電路圖，使用圖形編輯法寫入 |
| 5.Gate level Minimization (2) | Verilogger使用 Verilog 與 FPGA Express | |
| 6.Combinational Logic(1) ch04 | 請参考清大Verilog計算機輔助電路設計 |
4-1、4、5、10、12、15、18、20、24、26、28、29、32、35、36、38、43、44、45 寫出4位元加法器之HDL（Verilog)行為描述（程式） |
| 7.Combinational Logic(2) | 請参考淡江電機 Verilog 教材 |
寫出圖所示加法器﹍減法器電路的HDL（Verilog)行為描述
|
| 8.Synchronous sequential logic(1) ch05 | 第五章習題解答 |
5-1、2、3、6、9、10、11、12
|
| 9.Synchronous sequential logic(2) | ||
| 10. No Class 期中考 | 期中考 | |
| 11.Register and Counter(1) ch06 | ||
| 12.Register and Counter(2) | 第六章習題解答 | |
| 13.Memory and Programmable Logic(1) ch07 | ||
| 14.Memory and Programmable Logic(2) | 第七章習題解答 | |
| 15.Register Transfer Level(1) ch08 | ||
| 16.Register Transfer Level(2) | 第八章習題解答 | |
| 17.Asynchronous sequential logic(1) ch09 | ||
| 18.Asynchronous sequential logic(2) | 第九章習題解答 | |
| 19.Digital Integrated Circuits ch10 | ||
| 20.No Class 期末考 | ||
